Ⓐ. Đề dẫn
Ⓑ. Semiconductor
Ⓒ. Transistor
Ⓓ. IC design
Ⓔ. Manufacturing
semicondutor chips
Ⓕ. Semicondutor
chips market
Ⓖ. Suy
ngẫm chậm
~
Để giúp anh/chị
quyết định có đọc tiếp hay không, tôi xin phép cung cấp các thông tin liên quan
đến bài post này như sau:
·
Chủ
đề: Electronics
(điện tử)
·
Tính
thời sự: Tháng 04/2024
·
Thời
gian đọc: 25 phút, kể cả
thời gian uống cà phê (uống cà phê xong là đọc xong)
𒁈
Ⓐ. Đề dẫn
Thấy báo chí gần
đây nói nhiều về chip điện tử nên hôm nay xin phép anh/chị trên diễn đàn nhàn
đàm về việc sản xuất ra semiconductor chips. Hoặc tên gọi khác là quy
trình sản xuất ra IC (Integrated Circuit), sản xuất chip.
Cái mà tôi (và
có thể một số anh/chị khác nữa) tò mò là người ta sản xuất ra semiconductor
chips như thế nào. Để cho dễ hình dung: tôi tin là trên diễn đàn này có nhiều
anh/chị đã trải nghiệm việc thiết kế mạch điện tử, tiếp đó làm mạch in, rồi đưa
mạch in vừa làm đó vào ứng dụng trong thực tế. Việc sản xuất chip có thể ví như
việc làm mạch in nhưng với mức độ tinh vi hơn. (😊)
Sau phần nội
dung chính về nguyên lý sản xuất chip, bài post này có bàn một vài dòng về thị
phần sản xuất chip trên thế giới và phác họa một bức tranh sơ lược về phân bố địa
lý các công ty chuyên về lĩnh vực này.
𒁈
Ⓑ. Semiconductor
Xin nói qua một chút về semiconductor
(chất bán dẫn) và transistor
(bóng bán dẫn). Vì nói cho cùng thì đây là khởi thủy của thế giới hiện đại: từ
chất bán dẫn → bóng bán dẫn → vi mạch → IC → máy tính → mạng Internet → trí tuệ
nhân tạo → …
-
Chất bán dẫn là loại vật liệu không hẳn dẫn điện (như kim
loại), mà cũng không hẳn là điện trở (như thủy tinh). Nó nằm giữa dẫn điện và
điện trở. Vật liệu bán dẫn được sử dụng phổ biến nhất trong bóng bán dẫn là silicon,
mặc dù các vật liệu khác như germanium cũng được sử dụng trong một số trường
hợp. Vì vậy, trong phần tiếp theo, tôi xin chỉ đề cập đến silicon.
Silicon (Si) được tạo thành từ các nguyên tử riêng lẻ liên
kết với nhau theo cấu trúc đều đặn, tuần hoàn tạo thành mạng lưới các nguyên tử
trong đó mỗi nguyên tử được bao quanh bởi các electron. Một nguyên tử riêng lẻ
bao gồm một hạt nhân được tạo thành từ lõi proton (hạt tích điện dương) và
neutron (hạt không tích điện) được bao quanh bởi các electron (tích điện âm).
Số lượng electron và proton bằng nhau, sao cho nguyên tử trung hòa về điện. Các
electron bao quanh mỗi nguyên tử trong chất bán dẫn là một phần của liên kết
cộng hóa trị. Liên kết cộng hóa trị bao gồm hai nguyên tử “chia sẻ” một cặp
electron. Mỗi nguyên tử tạo thành 4 liên kết cộng hóa trị với 4 nguyên tử xung
quanh. Do đó, giữa mỗi nguyên tử và 4 nguyên tử xung quanh nó có 8 electron
được chia sẻ. Cấu trúc của chất bán dẫn được thể hiện trong hình dưới đây.
-
Pha tạp chất (Doping)
Nếu để y nguyên mạng lưới tinh thể của silicon thì chẳng có
chuyện gì xảy ra cả vì mạng tinh thể này ở trạng thái cân bằng. Tuy nhiên, có
thể làm thay đổi sự cân bằng của mạng tinh thể silicon bằng cách “pha tạp” nó
với các nguyên tử khác. Cách làm này có tên gọi là doping. Có 2 cách pha tạp
chất vào khối silicon tinh khiết.
①
Cách thứ nhất: người ta lấy các nguyên tố trong
nhóm V của bảng tuần hoàn để pha tạp. Xem cấu trúc tinh thể của nhóm này chúng
ta thấy bao quanh hạt nhân có 5 electron (xem Hình 2 dưới đây).
-
Sau khi “nhét” nguyên tố có 5 electron bao quanh vào thế chỗ
cho một tinh thể silicon đang cân bằng với 4 electron bao quanh thì một
electron “thừa” bị đẩy ra khỏi mạng lưới tinh thể và di chuyển một cách tự do
(xem Hình 3). Cách pha tạp này tạo ra chất bán dẫn loại n (n-type). Để
cho dễ nhớ, chúng ta chú ý rằng n là chữ cái đầu của từ “negative”
(âm) – ý nói các electron dư thừa ra mang điện tích âm di chuyển tự do làm cho
mạng tinh thể silicon chuyển từ trung tính sang âm tính hơn (more negative).
-
②
Cách thứ hai: người ta lấy các nguyên tố trong
nhóm III của bảng tuần hoàn để pha tạp. Xem cấu trúc tinh thể của nhóm này
chúng ta thấy bao quanh hạt nhân có 3 electron (xem Hình 4 dưới đây).
-
Sau khi “nhét” nguyên tố có 3 electron bao quanh vào thế chỗ
cho một tinh thể silicon đang cân bằng với 4 electron bao quanh thì một
electron bị “thiếu” tạo thành một “lỗ trống” trong mạng lưới tinh thể và “lỗ
trống” này di chuyển một cách tự do (xem Hình 5). Cách pha tạp này tạo
ra chất bán dẫn loại p (p-type). Để cho dễ nhớ, chúng ta chú ý rằng p là
chữ cái đầu của từ “positive” (dương) – ý nói các “lỗ trống” mang điện
tích dương di chuyển tự do làm cho mạng tinh thể silicon chuyển từ trung tính
sang dương tính hơn (more positive).
𒁈
Ⓒ. Transistor
Bây giờ chúng ta lại bàn đến nguyên lý của transistor (bóng
bán dẫn). Trong phần này, chúng ta chỉ tìm hiểu nguyên lý hoạt động của MOSFET,
vì MOSFET cho đến nay là bóng bán dẫn phổ biến nhất trong các vi mạch kỹ thuật
số.
Hình 6: Cấu trúc của MOSFET (Nguồn). MOSFET với các cực gate (G), body (B), source (S) và drain (D). Gate cách ly bởi lớp màu trắng.
-
Để tiện cho việc thuyết minh, không mất tính tổng quát,
chúng ta xét trường hợp B là bán dẫn loại p, S và D là bán dẫn loại n.
·
Khi điện áp của G (so với S) xấp xỉ
bằng không thì giữa S và D không có dòng điện nào đi qua. Lúc này transistor ở
trạng thái ngắt mạch (OFF).
·
Khi điện áp của G vượt qua một ngưỡng
nào đó, các điện tích dương (lỗ trống) trong B bị đẩy ra xa, các điện tích âm (electron)
bị hút về sát chân của lớp cách ly (màu trắng) tạo thành dòng di chuyển của các
electron giữa cực S và cực D. Lúc này transistor ở trạng thái thông mạch (ON).
·
Chú ý rằng cực G không tiếp xúc với
phần còn lại (S, D và B), ngăn cách bởi tấm cách ly (màu trắng). Người ta điều
khiển transistor bằng cách áp điện áp lên G. Vì vậy nên G có tên là cổng điều
khiển.
Transistor hoạt động giống như một công tắc: Tắt (OFF) và
Bật (ON). Đồng thời chúng ta cũng có thể nói là transistor chuyển đổi giữa hai
giá trị 0 (OFF) và 1 (ON). Và đó chính là nền tảng cho kỹ thuật số.
-
Nhận xét:
Dưới góc độ cấu trúc vật liệu, chúng ta thấy:
·
Dưới cùng là tấm vật liệu B (thân
của transistor). Trong ví dụ này, B là vật liệu bán dẫn loại p (màu nâu).
·
Phía trên, cấy chìm vào là 2 mảnh
vật liệu bán dẫn loại n: cực S và cực D (màu xanh).
·
Ngay phía trên hai mảnh vật liệu bán
dẫn loại n là lớp cách ly (màu trắng).
·
Ngay phía trên lớp cách ly là tấm
màu đen: cực G.
·
Có thể nói người ta dựng bóng bán
dẫn bằng cách xếp các lớp lên nhau: dưới cùng là lớp thân B, rồi đến lớp có
chứa S và D, rồi đến lớp cách ly và trên cùng là lớp có chứa cực G.
·
Mức độ tinh vi chính là kích thước
của các tấm thân B, các mấu S và D, tấm cách ly (màu trắng), tấm G. Kích thước
của chúng càng nhỏ thì bóng bán dẫn càng bé.
𒁈
Ⓓ. IC design
Trước khi sản
xuất ra IC, rõ ràng là người ta phải qua khâu thiết kế. Chi tiết xin tham khảo ở đây.
Chúng ta không
bàn đến chi tiết của khâu thiết kế nhưng có thể hiểu một cách nôm na như thế
này:
·
Đầu
vào là đặc tả của IC: Xác định chức năng, hiệu suất và các yêu cầu khác.
·
Đầu
ra là bản vẽ chi tiết sao cho người ta có thể dùng bản vẽ này để đưa vào dây
chuyền sản xuất ra IC. Tên bản vẽ này là “IC mask layout” - bản vẽ chi tiết mô
tả các lớp kim loại và điện môi trên chip IC.
𒁈
Ⓔ. Manufacturing semiconductor chips
Bây giờ đến phần
nội dung trọng tâm của bài post này: người ta sản xuất ra chip bán dẫn như thế nào? Tài liệu nói về vấn
đề này rất nhiều. Sau khi cân nhắc, tôi chọn một tham chiếu nói khá kỹ càng, đi
từ nguyên liệu thô cho đến phần cuối là kiểm thử và đóng gói. Tài liệu gốc ở đây.
①. Nguyên liệu thô: silicon
Silicon, nguyên
tố phong phú thứ hai trên Trái Đất, là nền tảng cho các chất bán dẫn. Chiếm khoảng
28% khối lượng vỏ Trái Đất, tính chất bán kim của silicon khiến nó trở thành lựa
chọn hàng đầu trong sản xuất chất bán dẫn. Không chỉ tính sẵn có của silicon
làm cho nó hấp dẫn, mà còn cả các tính chất vật lý và hóa học đặc biệt của nó. Silicon
có bốn electron hóa trị tạo thành các liên kết cộng hóa trị dẫn đến cấu trúc mạng
tinh thể ổn định. Đặc tính này làm cho nó trở thành vật liệu bán dẫn lý tưởng,
cho phép dẫn điện có kiểm soát.
Hơn nữa, silicon
là một vật liệu bền, có thể chịu được nhiệt độ cao, một đặc tính cần thiết cho
các quá trình nhiệt khắc nghiệt liên quan đến sản xuất chất bán dẫn. Ngoài ra,
silicon dioxide, được tạo ra từ việc kết hợp silicon với oxy, là một chất cách
điện tuyệt vời và được sử dụng trong sản xuất chip silicon vì lý do này.
Bên
lề ▼
Khai thác silicon
Silicon
chủ yếu được chiết xuất từ silica (silicon dioxide), thường có sẵn trong cát và
thạch anh. Thực tế, quá trình khai thác silicon liên quan đến việc khai thác
cát. Các quốc gia như Hoa Kỳ, Trung Quốc và Australia là những nhà sản xuất silicon
hàng đầu do họ có nguồn tài nguyên cát phong phú.
Quá
trình khai thác silicon có phần giống với khai thác mỏ truyền thống. Cát, còn
được gọi là silicon dioxide (SiO2), đầu tiên được khai thác từ Trái Đất thông
qua đào hầm lộ thiên hoặc nạo vét. Sau khi khai thác, cát trải qua các quá
trình làm sạch và lọc kỹ lưỡng để loại bỏ các tạp chất. Cát tinh chế sau đó được
nung nóng trong lò nhiệt độ cao với sự có mặt của cacbon. Quá trình này, được gọi
là khử carbothermic, tạo ra silicon công nghiệp với độ tinh khiết khoảng 98%.
Silicon
được khai thác thô này vẫn chứa các tạp chất như sắt, nhôm và các kim loại
khác. Mặc dù loại silicon này được sử dụng trong các ngành công nghiệp khác, chẳng
hạn như luyện kim và sản xuất hóa chất, nhưng sản xuất chất bán dẫn đòi hỏi độ
tinh khiết thậm chí còn cao hơn. Do đó, cần có các quá trình tinh chế thêm để tạo
ra silicon dành cho chất bán dẫn.
Bên
lề ▲
*****
Bên
lề ▼ Tinh chế silicon
Sau
quá trình khai thác và tinh chế ban đầu, silicon trải qua một loạt các bước
tinh luyện để đạt đến cấp độ siêu tinh khiết phù hợp cho sản xuất chất bán dẫn.
silicon dành cho chất bán dẫn này, còn được gọi là silicon điện tử (EGS - electronic-grade
silicon), phải có độ tinh khiết 99,9999999% - một yêu cầu cần thiết do tính
chất chính xác của các thiết bị bán dẫn. Ngay cả một lượng nhỏ tạp chất cũng có
thể ảnh hưởng đáng kể đến hiệu suất của chúng.
Quá
trình tinh luyện thường bắt đầu bằng việc chuyển đổi silicon công nghiệp thành
một hợp chất dễ bay hơi hơn, có thể được tinh chế thêm. Việc này được thực hiện
thông qua quá trình Siemens, trong đó silicon công nghiệp phản ứng với axit
hydrochloric để tạo ra trichlorosilan (SiHCl₃). Trichlorosilane là một hợp chất dễ
bay hơi, có thể dễ dàng được tinh chế bằng các kỹ thuật chưng cất.
Trichlorosilane
tinh khiết sau đó được đưa vào quá trình lắng đọng hơi hóa học (CVD - chemical
vapor deposition) trong lò phản ứng Siemens. Quá trình CVD liên quan đến việc
dẫn khí hydro qua trichlorosilane được đốt nóng, phân hủy hợp chất này thành silicon
siêu tinh khiết và hydro chloride. Silicon thu được ở dạng đa tinh thể và sở hữu
mức độ tinh khiết cao cần thiết cho sản xuất chất bán dẫn.
Trong
những năm gần đây, một phương pháp thay thế được gọi là Lò phản ứng tầng sôi
(FBR - Fluidized Bed Reactor) ngày càng được sử dụng rộng rãi. Nó hoạt động
dựa trên nguyên tắc tương tự như quá trình Siemens nhưng hiệu quả hơn, do đó giảm
chi phí sản xuất. Hẳn nhiên, cả hai phương pháp đều hướng đến cùng một mục
tiêu: sản xuất silicon siêu tinh khiết phù hợp cho sản xuất chất bán dẫn. Các
quá trình tinh luyện này cho thấy nỗ lực của các nhà sản xuất để đảm bảo mức độ
tinh khiết cần thiết, nhấn mạnh đến độ chính xác cần thiết trong sản xuất chất
bán dẫn.
Bên
lề ▲
*****
②. Sản xuất phôi silicon
Sau khi có được
silicon siêu tinh khiết, cần tạo hình nó thành dạng phù hợp cho sản xuất chip.
Quá trình bắt đầu bằng việc tạo ra một thỏi silicon (gọi là ingot), một
khối silicon hình trụ lớn. Sản xuất thỏi bắt đầu với một mảnh silicon nhỏ, gọi
là tinh thể hạt giống (seed crystal), được nhúng vào silicon nóng chảy (molten
silicon) và sau đó kéo chậm lên trên trong khi quay. Kỹ thuật này, được gọi
là quá trình Czochralski, là cần thiết để tạo ra một thỏi silicon hình trụ.
Sau quá trình
Czochralski, thỏi silicon thu được là dạng tinh thể silicon đơn, liên tục, thường
được gọi là silicon đơn tinh thể (monocrystalline silicon). Bản chất đơn
tinh thể của thỏi silicon là rất quan trọng vì nó đảm bảo tính đồng nhất của cấu
trúc mạng tinh thể, yếu tố then chốt cho hoạt động đáng tin cậy của chất bán dẫn.
Để kiểm soát
các đặc tính điện của các thiết bị bán dẫn đầu cuối, silicon trong thỏi thường
được “doping” (pha tạp chất) trong giai đoạn này. Doping liên quan đến việc đưa
một lượng nhỏ các nguyên tố khác, chẳng hạn như bor hoặc phốt pho, vào silicon.
Các nguyên tố này làm thay đổi các đặc tính điện của silicon bằng cách thêm các
electron tự do bổ sung hoặc tạo ra các “lỗ trống” cho electron có thể di chuyển.
[Xem mục Ⓑ.
Semiconductor]
Bên
lề ▼ Định hình và định cỡ phôi
Sau
khi tạo thỏi silicon, nó cần được định hình và định cỡ để đáp ứng các thông số
kỹ thuật cần thiết cho sản xuất chip. Hình dạng tiêu chuẩn của các thỏi này là
hình trụ, nhưng chúng cần phải được cắt thành các wafer mỏng, phẳng để sử dụng
trong các thiết bị bán dẫn. Sự biến đổi này liên quan đến một số quá trình gia
công chính xác.
Bước
đầu tiên là mài thỏi silicon hình trụ thành hình dạng và kích thước đồng nhất.
Quá trình này được thực hiện để đảm bảo thỏi có hình trụ hoàn hảo, không có chỗ
lồi lõm hoặc khuyết tật. Kế tiếp, lớp ngoài cùng của thỏi thường được mài mòn để
loại bỏ bất kỳ chất gây ô nhiễm tiềm ẩn nào có thể bám vào trong các quá trình
trước đó.
Sau
khi mài thành hình trụ hoàn hảo, thỏi silicon được cắt thành các đĩa mỏng, phẳng
gọi là wafer. Việc cắt wafer được thực hiện bằng một loại lưỡi cưa chuyên dụng
có thể duy trì độ chính xác cao. Khi công nghệ tiến bộ và kích thước bóng bán dẫn
thu nhỏ, yêu cầu về độ mỏng của wafer ngày càng khắt khe hơn. Hiện tại, độ dày
điển hình của wafer dao động từ 675 đến 725 micrômet.
Sau
khi cắt, wafer silicon được đánh bóng đến độ mịn như gương, đảm bảo loại bỏ mọi
vết lõm vi mô còn sót lại. Độ siêu mịn bề mặt này là cần thiết để đảm bảo việc
xếp lớp (layering) và tạo hình chính xác trong các bước tiếp theo của
quy trình sản xuất.
Bên
lề ▲
*****
③. Chế tạo wafer
Chế tạo wafer
là quá trình phức tạp, bao gồm nhiều bước xử lý tinh vi để biến một đĩa silicon
đơn giản thành nền cho vô số linh kiện điện tử siêu nhỏ. Các quá trình này bao
gồm oxy hóa, quang học bán dẫn (lithography), khắc (etching), pha
tạp chất (doping) và phủ kim loại (metallization).
► Oxy
hóa (Oxidation) là bước đầu tiên trong quá trình chế tạo wafer. Ở bước
này, wafer silicon được nung nóng trong môi trường giàu oxy. Kết quả thu được
là một lớp silicon dioxide, đóng vai trò cách điện cho lớp silicon bên dưới. Silicon
dioxide cũng có thể hoạt động như một “mặt nạ” trong các giai đoạn khắc acid (etching)
sau này hoặc như “cổng điều khiển” trong bóng bán dẫn (transistor).
► Tiếp
theo là quá trình quang học bán dẫn (lithography) để in các họa tiết vi mạch
phức tạp lên lớp silicon dioxide. Quá trình này liên quan đến việc phủ một vật
liệu nhạy sáng gọi là photoresist lên lớp silicon dioxide. Photoresist sau đó
được chiếu tia cực tím (ultraviolet light) xuyên qua một mặt nạ có chứa
họa tiết mạch. Sự chiếu sáng này làm cho photoresist cứng lại theo hình dạng của
họa tiết trên mặt nạ.
► Sau
quá trình quang học bán dẫn (lithography), wafer trải qua quá trình khắc
(etching). Phần photoresist không được chiếu sáng sẽ bị loại bỏ, sau đó
dung dịch khắc acid được sử dụng trên wafer, loại bỏ lớp silicon dioxide đã tiếp
xúc và giữ lại phần silicon dioxide theo họa tiết mong muốn.
► Sau
quá trình khắc, wafer tiếp tục trải qua giai đoạn pha tạp chất (doping)
để điều chỉnh các đặc tính điện của nó. Quá trình này liên quan đến việc đưa
các tạp chất vào các vùng cụ thể trên wafer silicon thông qua khuếch tán hoặc cấy
ion. Bước này tạo ra các vùng có đặc tính điện riêng biệt, cho phép hình thành
các vùng nối p-n - thành phần cơ bản của các thiết bị bán dẫn.
► Cuối
cùng, quá trình phủ kim loại (metallization) được thực hiện để tạo ra
các kết nối điện giữa các thành phần khác nhau của mạch tích hợp (IC). Các lớp
kim loại mỏng, thường là nhôm hoặc đồng, được phủ lên wafer, kết nối các phần
khác nhau của mạch. Sau quá trình phủ kim loại, wafer thường được phủ một lớp bảo
vệ để chống lại hư hỏng và nhiễm bẩn.
Bên
lề ▼ Đánh bóng wafer
Đánh
bóng wafer, còn được gọi là phẳng hóa cơ-hóa học (CMP - chemical-mechanical
planarization), là một công đoạn thiết yếu trong sản xuất wafer. Sau chuỗi
các quá trình chế tạo, bề mặt của wafer sẽ xuất hiện các bất thường về địa hình
(topographical irregularities) khác nhau. Những bất thường này có thể
gây trở ngại cho quá trình quang học bán dẫn (lithography), nơi độ sâu
trường nhìn (depth of focus) đóng vai trò rất quan trọng.
Đánh
bóng wafer sử dụng kết hợp các quá trình hóa học và cơ học để giảm các biến đổi
địa hình này, tạo ra bề mặt phẳng, mịn. Wafer được đặt trên một bàn xoay có đế
đỡ và dung dịch hoạt động hóa học. Khi wafer được ép vào đế đỡ và bàn xoay
quay, dung dịch sẽ hỗ trợ loại bỏ vật liệu từ các điểm cao trên wafer, làm phẳng
bề mặt.
Quá
trình này rất quan trọng để đảm bảo hoạt động chính xác của các thiết bị bán dẫn
trên wafer. Độ chính xác cao là cần thiết vì các bất thường được loại bỏ thường
chỉ cao vài nanomet. Sau CMP, wafer được làm sạch kỹ lưỡng để loại bỏ bất kỳ cặn
dung dịch hoặc mảnh vỡ nào trước khi tiến hành đến bước chế tạo tiếp theo.
Bên
lề ▲
*****
④. Xếp lớp (layering)
Trong quá trình
sản xuất các thiết bị bán dẫn, xếp lớp là một giai đoạn thiết yếu. Xếp lớp liên
quan đến việc lắng đọng các vật liệu khác nhau lên wafer silicon, mỗi vật liệu
có các đặc tính và chức năng riêng. Các vật liệu này có thể được phân loại
thành ba loại chính: chất cách điện, chất bán dẫn và chất dẫn điện.
► Lớp
cách điện, thường là silicon dioxide, được phủ lên để cô lập điện các phần khác
nhau của mạch. Lớp cách điện cũng bảo vệ các lớp bên dưới khỏi sự nhiễm bẩn từ
môi trường. Quá trình tạo lớp cách điện được gọi là oxy hóa nhiệt, trong đó
wafer silicon được nung nóng trong môi trường chứa oxy để tạo thành một lớp
silicon dioxide mỏng.
► Các
lớp bán dẫn tạo thành vùng hoạt động của thiết bị, nơi diễn ra các hoạt động
liên quan đến điện. Những lớp này thường được cấu tạo từ silicon tinh khiết hoặc
sự kết hợp giữa silicon với các nguyên tố khác như germanium. Chúng được tạo ra
thông qua quá trình epitaxy, tức là quá trình lắng đọng vật liệu bán dẫn theo lớp
trên bề mặt wafer silicon.
► Cuối
cùng, các lớp dẫn điện được phủ lên để tạo ra các kết nối giữa các phần khác
nhau của mạch. Các kết nối này cho phép dòng điện chạy qua thiết bị. Kim loại
thường được sử dụng cho lớp dẫn điện, điển hình là nhôm hoặc đồng.
Bên
lề ▼ Quá trình oxy hóa
Quá
trình oxy hóa là một quá trình cơ bản trong việc hình thành các lớp cách điện
trong quá trình phân lớp. Nó liên quan đến việc làm nóng có kiểm soát tấm bán dẫn
silicon trong môi trường giàu oxy, tạo thành một lớp mỏng silicon dioxide
(SiO2) trên bề mặt tấm bán dẫn. Silicon dioxide hoạt động như một chất cách điện
tuyệt vời do điện áp đánh thủng cao, khoảng 10^6 volt trên mỗi cm và dòng điện
rò rỉ thấp.
Có
hai loại quá trình oxy hóa phổ biến là oxy hóa ướt và oxy hóa khô. Oxy hóa ướt
sử dụng hơi nước được thổi qua wafer ở nhiệt độ cao (thường trên 1000 độ C), tạo
ra lớp oxit dày hơn và diễn ra nhanh hơn so với oxy hóa khô. Mặt khác, oxy hóa
khô sử dụng oxy nguyên chất ở nhiệt độ tương tự, tạo ra lớp oxit mỏng hơn, đặc
hơn và chất lượng cao hơn.
Độ
dày của lớp oxit là yếu tố quan trọng và được kiểm soát chặt chẽ vì nó ảnh hưởng
trực tiếp đến các đặc tính điện của thiết bị. Ví dụ, trong Transistor Hiệu Ứng
Trường MOS (Metal-Oxide-Semiconductor Field-Effect Transistor - MOSFET),
độ dày lớp oxit cổng có thể ảnh hưởng đáng kể đến điện áp ngưỡng của
transistor. Các quy trình sản xuất hiện đại có thể kiểm soát độ dày lớp oxit xuống
đến vài nanomet. [Xem thêm phần Ⓒ.
Transistor]
Bên
lề ▲
*****
⑤. Pha tạp chất (doping)
Pha tạp chất là
một bước thiết yếu trong sản xuất chất bán dẫn, giúp chúng có được đặc tính kiểm
soát điện tích. Quá trình này liên quan đến việc đưa các nguyên tử tạp chất, được
gọi là chất doping, vào wafer silicon. Tùy thuộc vào loại chất doping được sử dụng,
silicon có thể được biến thành loại n (vật liệu bán dẫn có số lượng electron dẫn
chính chiếm ưu thế) hoặc loại p (vật liệu bán dẫn có số lượng lỗ trống dẫn
chính chiếm ưu thế).
Ví dụ, phốt pho
(phosphorus) hoặc asen (arsenic), có năm electron hóa trị, có thể được sử dụng
để tạo ra silicon loại n. Ngược lại, bo (boron) hoặc gali (gallium), có ba
electron hóa trị, được sử dụng để tạo ra silicon loại p. Các tạp chất này thay
thế các nguyên tử silicon trong mạng tinh thể, đóng góp thêm các hạt mang điện.
Nồng độ của các chất doping này có thể thấp tới một nguyên tử doping trên một
triệu nguyên tử silicon, nhưng nó vẫn ảnh hưởng đáng kể đến các đặc tính điện của
silicon.
Khuếch tán tạp
chất được thực hiện ở nhiệt độ cao, thường trong khoảng từ 900 đến 1200 độ C.
Wafer silicon được đặt trong lò nung, và nguồn cung cấp tạp chất được đưa vào
dưới dạng khí. Các tạp chất khuếch tán vào wafer silicon do ảnh hưởng của chênh
lệch nhiệt độ, và chiếm chỗ trong mạng tinh thể của silicon.
Quá trình khuếch
tán tạp chất được kiểm soát chặt chẽ vì độ sâu của quá trình khuếch tán, còn được
gọi là độ sâu vùng tiếp giáp (junction depth), ảnh hưởng trực tiếp đến
các đặc tính điện của thiết bị. Độ sâu này thường nằm trong khoảng từ vài trăm
nanomet đến vài micromet và được đo bằng các kỹ thuật như phổ khối lượng ion thứ
cấp (SIMS). Độ dốc của vùng tiếp giáp cũng có thể ảnh hưởng đến hiệu suất của
các thiết bị bán dẫn. Vùng tiếp giáp đột ngột là rất quan trọng trong các thiết
bị như Transistor Hai Nối BJT (Bipolar Junction Transistors), trong khi
vùng tiếp giáp thoai thoải hơn lại cần thiết cho các thiết bị như MOSFET.
⑥. Khắc (etching)
Khắc là một bước
thiết yếu trong chế tạo chất bán dẫn được sử dụng để loại bỏ các lớp đã chọn khỏi
bề mặt của tấm wafer silicon. Nó cho phép tạo ra các mẫu phức tạp làm cơ sở cho
các mạch thu nhỏ có trong các thiết bị điện tử. Quá trình khắc có thể loại bỏ
có chọn lọc silicon dioxide, polysilicon, các lớp kim loại hoặc thậm chí chính
chất nền silicon. Các họa tiết của vi mạch được xác định bằng phương pháp quang
khắc, trong đó vật liệu cảm quang gọi là chất quang dẫn được tiếp xúc với ánh
sáng, xác định các vùng cần được bảo vệ trong quá trình khắc.
Khắc có thể được
thực hiện bằng hai phương pháp: khắc ướt và khắc khô. Khắc ướt sử dụng chất ăn
mòn lỏng để hòa tan vật liệu. Phương pháp này tiết kiệm chi phí và đơn giản.
Tuy nhiên, nó có những hạn chế như khắc đẳng hướng, nghĩa là nó khắc như nhau
theo mọi hướng, điều này có thể dẫn đến cắt xén các mẫu họa tiết. Bản chất đẳng
hướng của quá trình khắc ướt khiến khó đạt được tỷ lệ khung hình cao (tỷ lệ chiều
sâu và chiều rộng) trong các đặc điểm khắc.
Mặt khác, khắc
khô sử dụng chất ăn mòn pha khí trong buồng chân không và mang lại khả năng kiểm
soát cao hơn đối với quá trình ăn mòn. Một kỹ thuật khắc khô phổ biến là khắc
ion phản ứng (RIE - reactive-ion etching). Trong RIE, plasma gồm các ion
phản ứng được tạo ra bằng nguồn tần số vô tuyến (RF - radio frequency).
Các ion này được gia tốc về phía tấm bán dẫn nơi chúng phản ứng với vật liệu bề
mặt, biến nó thành sản phẩm phụ dễ bay hơi có thể được loại bỏ bằng bơm chân
không. Tính định hướng của việc bắn phá ion trong RIE dẫn đến hiện tượng ăn mòn
dị hướng, cho phép tạo ra các đặc điểm có tỷ lệ khung hình cao với các thành
bên thẳng đứng.
Quá trình ăn
mòn phải được kiểm soát cẩn thận và một thông số quan trọng là tốc độ ăn mòn,
thường được đo bằng nanomet mỗi phút. Các yếu tố như nhiệt độ, áp suất và thành
phần của chất ăn mòn đều có thể ảnh hưởng đến tốc độ ăn mòn. Trong trường hợp
khắc khô, các yếu tố bổ sung như công suất RF và áp suất buồng đóng vai trò
quan trọng. Sự thay đổi về tốc độ ăn mòn trên tấm bán dẫn, được gọi là tính đồng
nhất ăn mòn, là một thông số quan trọng khác được kiểm soát cẩn thận để đảm bảo
kích thước tính năng đồng nhất trên tấm bán dẫn.
Các quy trình
khắc được kiểm soát chính xác này cho phép sản xuất các cấu trúc có kích thước
nano, với kích thước tính năng (feature size) hiện đạt dưới 10 nanomet
trong các thiết bị bán dẫn hàng đầu. Khả năng này là nền tảng cho việc tiếp tục
thu nhỏ các mạch điện tử, giúp cải thiện hiệu suất, hiệu quả sử dụng năng lượng
và chi phí.
⑦. Bước cuối cùng: Kiểm thử và đóng gói
Ở giai đoạn cuối
cùng của sản xuất bán dẫn, trọng tâm chuyển từ chế tạo sang đảm bảo chất lượng
và bảo vệ sản phẩm. Giai đoạn kiểm thử là một phần không thể thiếu của quy
trình sản xuất và được thực hiện để đảm bảo rằng tất cả các mạch trên wafer hoạt
động chính xác. Một loạt các bài kiểm tra điện được thực hiện,
được gọi là kiểm tra wafer hoặc thử wafer. Điều này liên quan đến việc tiếp xúc
từng khuôn trên tấm bán dẫn bằng một loạt các đầu dò nhỏ được kết nối với máy
kiểm tra. Người kiểm tra thực hiện một loạt các thử nghiệm điện, kiểm tra các
thông số như dòng điện, điện áp, điện trở và các đặc tính điện dung hoặc cảm ứng.
Các bài kiểm tra này được thiết kế để đảm bảo rằng thiết bị đáp ứng tất cả các
yêu cầu về thông số kỹ thuật và chức năng. Phần mềm sinh mẫu kiểm tra tự động
(ATPG - automatic test pattern generation) thường được sử dụng để tạo
các vector kiểm tra (phối hợp đầu vào).
Sau khi kiểm
tra, các đế bán dẫn không hoạt động được đánh dấu và wafer được cắt thành từng
chip riêng lẻ trong một quá trình gọi là cắt hạt (dicing). Dicing thường
được thực hiện bằng cách sử dụng lưỡi dao kim cương chính xác, cắt dọc theo các
rãnh giữa các đế. Mỗi đế hoặc chip sau đó được gắn vào một lớp vỏ bảo vệ, tạo
ra môi trường an toàn cho đế và tạo điều kiện kết nối với bên ngoài. Phương
pháp đóng gói rất đa dạng tùy thuộc vào yêu cầu ứng dụng và sự cân bằng giữa
chi phí và hiệu suất. Ở dạng đơn giản nhất, chip có thể được bọc trong nhựa với
các dây mỏng kết nối chip với các chân dẫn bên ngoài. Các kỹ thuật tiên tiến
hơn bao gồm lật úp chip (gói kiểu lật chip) và hàn trực tiếp nó vào các chân dẫn
của gói để có hiệu suất điện tốt hơn.
Sau khi đóng
gói, các chip trải qua quá trình kiểm tra cuối cùng để đảm bảo chúng vẫn còn
nguyên vẹn sau quá trình đóng gói và vẫn hoạt động. Chúng cũng được kiểm tra dưới
các điều kiện môi trường khác nhau như nhiệt độ và độ ẩm để đảm bảo độ tin cậy.
Nếu chip là một phần của hệ thống trên chip (SoC - System on a Chip) lớn
hơn, nó có thể trải qua kiểm tra chức năng, nơi tất cả các hệ thống phụ được kiểm
tra xem hoạt động có chính xác không. Ở các giai đoạn tiên tiến này, tỷ lệ lỗi
thường cực kỳ thấp, nhưng bất kỳ lỗi nào được phát hiện ở giai đoạn này đều dẫn
đến việc loại bỏ toàn bộ chip. Điều này nhấn mạnh tầm quan trọng của việc kiểm
soát chất lượng chặt chẽ ngay từ đầu trong các giai đoạn chế tạo trước đó.
Xét về dữ liệu
số, kiểm thử có thể là một quá trình tốn thời gian. Không hiếm khi khâu kiểm thử
chiếm tới 25% tổng thời gian sản xuất. Độ phủ kiểm thử - tỷ lệ phần trăm chức
năng của chip được kiểm tra - có thể vượt quá 99% đối với các ứng dụng đòi hỏi
độ tin cậy cao như ô tô hoặc hàng không vũ trụ. Hiệu suất chip trung bình - tỷ
lệ chip hoạt động trên một wafer - phụ thuộc rất nhiều vào độ phức tạp của quy
trình và mức độ hoàn thiện của công nghệ, nhưng nó có thể dao động từ 50% đối với
các quy trình mới đưa vào sản xuất đến hơn 90% đối với các quy trình đã trưởng
thành, đã được hiểu rõ.
*****
⑧. Thuật ngữ “Feature size”, “Process Node”, “Technology Node”
“Feature size”
(kích thước tính năng) được xác định bởi chiều rộng của đường nhỏ nhất trong mẫu
tạo mạch in trong quy trình chế tạo chất bán dẫn. Nghĩa là “feature size” càng
nhỏ thì công nghệ càng tiên tiến. Chúng ta có thể nói nôm na rằng “feature size”
là độ mịn hoặc độ tinh vi của vi mạch bán dẫn.
Mỗi quy trình sản
xuất chất bán dẫn (semiconductor process) đều có các quy tắc riêng về
kích thước tối thiểu (chiều rộng hoặc CD/ Kích thước tới hạn - Critical
Dimension) và khoảng cách giữa các chi tiết trên từng lớp của chip. Thông thường,
một quy trình sản xuất chất bán dẫn mới sẽ có kích thước tối thiểu nhỏ hơn và
khoảng cách hẹp hơn so với các quy trình trước đó. Điều này cho phép thu nhỏ
khuôn (die shrink) của thiết kế chip để giảm chi phí, cải thiện hiệu suất
và tăng mật độ transistor (số transistor trên một đơn vị diện tích).
Ban đầu, các
quy trình sản xuất chất bán dẫn được đặt tên cho các thế hệ theo cách tùy ý. Về
sau, mỗi quy trình thế hệ mới được gọi là Nút công nghệ (Technology Node)
hoặc Nút quy trình (Process Node), được biểu thị bằng “feature size” của
quy trình theo đơn vị nanomet (hoặc trước đây là micrômet) của chiều dài cổng
transistor (chẳng hạn như “quy trình 90 nm”). Tuy nhiên, điều này đã không còn
đúng kể từ năm 1994, và việc sử dụng số nanomet để đặt tên cho các Nút quy
trình đã trở thành thuật ngữ mang ý nghĩa tiếp thị hơn là công nghệ; các thuật
ngữ này không có mối quan hệ tiêu chuẩn hóa với “feature size” hoặc mật độ
transistor.
Ban đầu, chiều
dài cổng transistor nhỏ hơn kích thước được đề xuất bởi tên nút quy trình (ví dụ:
nút 350 nm). Tuy nhiên, xu hướng này đã đảo ngược vào năm 2009. “Feature size”
có thể không liên quan đến nanomet (nm) được sử dụng trong tiếp thị. Ví dụ, quy
trình 10 nm trước đây của Intel thực sự có các tính năng (đầu nối trong bóng
bán dẫn FinFET) có chiều rộng 7 nm, do đó quy trình 10 nm của Intel có mật độ
transistor tương tự như quy trình 7 nm của TSMC. Một ví dụ khác, các quy trình
12 và 14 nm của GlobalFoundries có kích thước tính năng tương tự nhau.
Một cách nôm
na: chúng ta cứ gọi là, ví dụ, công nghệ chip 7 nm. Nói thế cho ngắn gọn,
hy vọng rằng ai cũng hiểu 😊.
Để hình dung tiến
bộ công nghệ theo trục thời gian, mời anh/chị tham khảo hình dưới đây:
Hình 7: Process Nodes (nguồn).
𒁈
Ⓕ. Semiconductor chips market
Trước khi bàn đến
thị phần sản xuất chip trên thế giới, một câu hỏi gây tò mò:
·
Câu
hỏi: Có nhiều công
ty sản xuất được chip bán dẫn không?
·
Trả
lời: Ít, và có thể
nói là quá ít.
-
Mời anh/chị
tham khảo thị phần toàn cầu về sản xuất chip bán dẫn dưới đây (hình 8), đăng
ngày 1/4/2024.
Hình 8: Thị phần toàn cầu tính từ quý 2/2022 đến quý 4/2023 (nguồn).
Và đây là các
điểm nổi bật (căn cứ theo bài đăng đã dẫn):
·
Trong
quý 4 năm 2023, TSMC vẫn duy trì vị thế thống trị trong lĩnh vực sản xuất chip
theo hợp đồng với 61% thị phần ấn tượng nhờ vào việc các hãng điện thoại thông
minh đang tích trữ hàng và nhu cầu mạnh mẽ từ lĩnh vực trí tuệ nhân tạo (AI). [Hẳn
anh/chị còn nhớ sự kiện OpenAI cho ra mắt ChatGPT vào ngày 30/11/2022 và từ
khóa được tìm kiếm nhiều nhất trên mạng Internet năm 2023 là “AI”. Có một điểm
lưu ý nữa: TSMC chuyên sản xuất chip cho các Tech Giants như Apple, Qualcomm,
NVIDIA, AMD, …]
·
Samsung Foundry
tiếp tục giữ vững vị trí là nhà cung cấp chip theo hợp đồng lớn thứ hai với 14%
thị phần. Điều này nhờ vào việc các hãng điện thoại thông minh đang tích trữ
hàng và những đơn đặt hàng trước (pre-order) dồi dào cho dòng Samsung S24. [Lưu
ý rằng Samsung Foundry là công ty con của Samsung Electronics nên Samsung Foundry sản xuất theo đơn đặt
hàng của công ty mẹ]
·
GlobalFoundries
và UMC đều chiếm 6% thị phần. Tuy nhiên, nhu cầu giảm sút và việc
điều chỉnh hàng tồn kho của khách hàng, đặc biệt trong các ứng dụng ô tô và
công nghiệp, đã ảnh hưởng đến định hướng năm 2024 của cả hai công ty.
·
SMIC nắm giữ 5% thị phần và dự đoán nhu cầu
đối với các linh kiện liên quan đến điện thoại thông minh sẽ tăng trong ngắn hạn.
Mặc dù vậy, triển vọng cho cả năm vẫn thận trọng do chưa chắc chắn về khả năng
duy trì nhu cầu, tương đồng với tâm lý dè dặt của các nhà cung cấp chip theo hợp
đồng sử dụng tiến trình sản xuất cũ (mature node foundries).
-
Điểm rất
đáng chú ý: Quý
4/2023, 92% thị phần toàn cầu nằm gọn trong 5 công ty!
|
TSMC: |
61% |
|
Samsung Foundry: |
14% |
|
UMC: |
6% |
|
GlobalFoundries: |
6% |
|
SMIC: |
5% |
𒁈
Ⓖ. Suy ngẫm chậm
①
Khi
tham khảo thị phần sản xuất chip bán dẫn toàn cầu, có thể anh/chị khá ngạc
nhiên vì sao TSMC chiếm đến 61% thị phần vào quý 4 năm 2023. Thế các siêu công
nghệ khác đang ở đâu?
Nhìn
vào bản đồ địa lý sản xuất chip bán dẫn, người ta nhận thấy:
·
Châu
Á – Thái Bình Dương thống trị: Đài Loan chiếm 68% thị phần, Hàn Quốc 12%, Trung
Quốc 8%.
·
Bắc
Mỹ có tầm ảnh hưởng lớn: Chúng ta đã quá quen thuộc với các siêu công nghệ như
Intel, Apple, Qualcomm, AMD, NVIDIA, … Đặc điểm chung: họ đi đầu trong R&D.
②
Nói
thêm về cách phân loại các công ty chip bán dẫn. Người ta chia thành 3 loại:
1.
Nhà
sản xuất thiết bị tích hợp (Integrated Device Manufacturers - IDMs):
Các công ty như Intel Corporation, Samsung Electronics và Texas Instruments
giám sát cả khâu thiết kế và sản xuất, đảm bảo kiểm soát toàn bộ quy trình.
Cách tiếp cận này có thể dẫn đến sản xuất hiệu quả hơn và tiềm năng chất lượng
cao hơn, nhưng đòi hỏi nguồn lực và đầu tư đáng kể.
2.
Nhà
sản xuất chip theo hợp đồng (Foundries): Các công ty như TSMC,
GlobalFoundries và United Microelectronics Corporation (UMC) chuyên sản xuất
chip được thiết kế bởi các công ty khác. Việc chỉ tập trung vào sản xuất có thể
dẫn đến hiệu quả về chi phí.
3.
Công
ty thiết kế bán dẫn không sở hữu nhà máy (Fabless Semiconductor
Companies): Các công ty này, bao gồm Qualcomm, NVIDIA, Apple, MediaTek và
Broadcom, chỉ tập trung vào thiết kế chip và thuê ngoài việc sản xuất cho các
nhà sản xuất chip theo hợp đồng (foundries). Chiến lược này giúp họ tránh được
chi phí cho các cơ sở sản xuất nhưng lại phụ thuộc vào các nhà sản xuất chip
theo hợp đồng để sản xuất sản phẩm.
-
Cuối cùng, như
thường lệ, tôi nhờ chú thỏ con xin phép được mời anh/chị một tách cà phê (Credit
Gemini).
Không có nhận xét nào:
Đăng nhận xét